SLVS-EC: Die Hochgeschwindigkeitsschnittstelle für die nächste Generation der Bildverarbeitung

Steigender Bandbreitenbedarf

Da Bildverarbeitungssysteme immer höhere Auflösungen und schnellere Bildraten benötigen, können herkömmliche Schnittstellen wie MIPI D-PHY und Sub-LVDS oft nicht mit den wachsenden Datenanforderungen mithalten. SLVS-EC unterstützt bis zu 12,5 Gbps pro Lane und bietet damit die hohe Bandbreite, die für moderne Bildverarbeitungssysteme erforderlich ist. Durch die Verringerung der Anzahl der benötigten Lanes vereinfacht es das Hardwaredesign und ermöglicht gleichzeitig die zuverlässige Übertragung immer größerer Datenmengen.

Einfacheres und zuverlässigeres High-Speed-Design

SLVS-EC bettet den Taktgeber in jede Datenlane ein, so dass keine gemeinsamen Taktgeber und keine strikte Anpassung der Lane-Längen erforderlich sind. Dies vereinfacht das PCB-Routing, verbessert die Signalstabilität und verringert die Anzahl der Pins – Vorteile, die mit zunehmender Komplexität und Größe von Bildgebungssystemen immer wichtiger werden. Durch die eingebettete Taktung werden auch Timing-Fehler reduziert, wodurch Hochgeschwindigkeitsdesigns robuster und einfacher zu implementieren sind.

Langstreckenübertragung mit hoher Integrität

Bei vielen Bildgebungskonfigurationen müssen Sensor und Verarbeitungselektronik räumlich getrennt sein. SLVS-EC ermöglicht zuverlässige Hochgeschwindigkeitsverbindungen über mehrere Meter, die anhand von IBIS-Daten des Senders und des Kabels modelliert und validiert werden können. Die integrierte CRC-Fehlererkennung und ECC-Fehlerkorrektur gewährleistet eine kontinuierliche Überwachung der Verbindungsqualität und schützt vor Datenverlusten in elektrisch verrauschten Umgebungen oder bei langen Kabeln.

FRAMOS SLVS-EC Empfänger IP

Der FRAMOS SLVS-EC-Empfänger-IP-Core implementiert den SLVS-EC-Standard vollständig und unterstützt mehrere Protokollversionen, darunter einen kommenden 12,5-Gbit/s-Modus. Er konvertiert SLVS-EC-Bitströme in Sensor-Pixeldaten und lässt sich leicht in Xilinx FPGA- und ASIC-Plattformen integrieren. Referenzdesigns auf Xilinx-Hardware demonstrieren die Einrichtung, Konfiguration und wesentliche Verarbeitungsschritte wie das Demosaicing und bieten Ingenieuren eine vorab validierte Grundlage für den schnellen und zuverlässigen Aufbau von High-Speed-Imaging-Pipelines.

Fazit

Mit Hochgeschwindigkeitsleistung, eingebetteter Taktung, Langstreckenfähigkeit und integrierter Fehlererkennung bietet SLVS-EC die Zuverlässigkeit und Skalierbarkeit, die für Bildverarbeitungssysteme der nächsten Generation erforderlich sind. In Kombination mit dem FRAMOS Empfänger-IP-Core und den Referenzdesigns ermöglicht es eine schnellere Entwicklung von fortschrittlichen Bildgebungslösungen, reduziert das Risiko und gewährleistet eine hohe Datenintegrität für anspruchsvolle Anwendungen.