{"id":887,"date":"2018-05-14T22:00:00","date_gmt":"2018-05-14T22:00:00","guid":{"rendered":"https:\/\/framos.com\/articles\/fuer-eine-kuerzere-time-to-market-schnelle-sensor-anbindung-und-einfache-design-ins-fuer-innovative-vision-anwendungen\/"},"modified":"2024-04-24T21:20:20","modified_gmt":"2024-04-24T21:20:20","slug":"fuer-eine-kuerzere-time-to-market-schnelle-sensor-anbindung-und-einfache-design-ins-fuer-innovative-vision-anwendungen","status":"publish","type":"articles","link":"https:\/\/framos.com\/de\/fachartikel\/fuer-eine-kuerzere-time-to-market-schnelle-sensor-anbindung-und-einfache-design-ins-fuer-innovative-vision-anwendungen\/","title":{"rendered":"F\u00fcr eine k\u00fcrzere Time-to-Market: Schnelle Sensor-Anbindung und einfache Design-Ins f\u00fcr innovative Vision-Anwendungen"},"content":{"rendered":"

Wie Vision-Entwickler High-Speed-Sensoren einfacher und schneller implementieren k\u00f6nnen. <\/strong><\/h3>\n

FRAMOS hat einen sofort integrierbaren Processing Block f\u00fcr Sony\u2019s CMOS Global-Shutter-Bildsensoren der 3.\u00a0Generation mit SLVS-EC-Schnittstelle entwickelt. Anwender profitieren von einer verk\u00fcrzten Time-to-Market und einer verbesserten Performance f\u00fcr die Vision-Entwicklung mit FPGAs von Xilinx.<\/strong><\/p>\n

\n

Der SLVS-EC-Schnittstellenstandard von Sony wird als Hochgeschwindigkeitsschnittstelle der neuesten Bildsensoren eingesetzt und erlaubt einen h\u00f6heren Durchsatz, eine bessere Signalintegrit\u00e4t sowie einfachere Designs. Entwickler, die an L\u00f6sungen mit Xilinx-FPGAs und SoCs arbeiten, k\u00f6nnen den SLVS-EC RX IP Core und das Evaluation Board von FRAMOS sowie dezidierte Quellcodebeispiele nutzen. Ger\u00e4tehersteller und Kameralieferanten haben die M\u00f6glichkeit das Risiko w\u00e4hrend der Entwicklung zu minimieren, die Zeit bis zur Markteinf\u00fchrung zu verk\u00fcrzen und dabei von den Vorteilen der neuesten Hochgeschwindigkeitsschnittstelle von Sony zu profitieren.<\/p>\n<\/blockquote>\n

\"pos1a\"\/<\/p>\n

Die Innovationen der Sony Pregius-Bildsensoren der 3.\u00a0Generation basieren vor allem auf der herausragenden Bildqualit\u00e4t und Geschwindigkeit, wodurch Bildverarbeitungsanwendungen auf ein neues Level gehoben werden k\u00f6nnen. Angesichts der zahlreichen Qualit\u00e4tsverbesserungen und der damit erreichten Sensorleistung w\u00e4re eine \u00c3\u0153bertragung von Bilddaten bei gleichzeitiger Steigerung der \u00c3\u0153bertragungsgeschwindigkeit mit bisherigen Schnittstellen nicht m\u00f6glich. Mit bis zu 8\u00a0Lanes, die jeweils 2,376\u00a0Gbps bieten, steht mit SLVS-EC (Scalable Low-Voltage Signaling with Embedded Clock) eine neue Sensorschnittstelle zur Verf\u00fcgung, die den st\u00e4ndig wachsenden Anforderungen der Industrie hinsichtlich der Aufl\u00f6sung und Geschwindigkeit gerecht wird. Die Ausgabegeschwindigkeit wurde gegen\u00fcber der 2.\u00a0CMOS-Generation von Sony auf 18,4\u00a0Gbps fast verdoppelt. Es stehen damit mehr als dreimal h\u00f6here Bandbreiten pro Lane und h\u00f6here Aufl\u00f6sungen zur Verf\u00fcgung sowie ein einfacheres Systemdesign gegen\u00fcber den g\u00e4ngigen SubLVDS-Schnittstellen. Damit setzt SLVS-EC k\u00fcnftig den Ma\u00dfstab f\u00fcr Bildsensor-Schnittstellen. Mit SLVS-EC k\u00f6nnen Anwender von schnelleren und leistungsf\u00e4higeren Sensoren und gr\u00f6\u00dferen Kabell\u00e4ngen, oder, wenn sie weniger Lanes nutzen, von einem vereinfachten und damit kleineren Hardwaredesign profitieren. Mit ihrer integrierten Taktung (Embedded Clock) ist die Schnittstelle robust gegen\u00fcber Taktvers\u00e4tzen, was eine h\u00f6here Bandbreite erm\u00f6glicht und dedizierte Clock-Lanes \u00fcberfl\u00fcssig macht. Die Implementierung geht jedoch mit einigen Herausforderungen f\u00fcr OEMs, Ger\u00e4tehersteller und Vision-Ingenieure einher.<\/p>\n

Vorteile und Herausforderungen f\u00fcr Vision-System-Designer<\/h3>\n

Embedded Vision sch\u00f6pft das enorme Potenzial der vollst\u00e4ndig integrierten Bildverarbeitung und intelligenten Algorithmen aus, dank derer autonome Ger\u00e4te eigenst\u00e4ndig Entscheidungen treffen und intelligent agieren k\u00f6nnen. Ohne eine schnelle, leistungsf\u00e4hige Onboard-Verarbeitung mithilfe von Field Programming Gate Arrays (FPGA) w\u00e4ren keine der autonomen Helfer wie etwa Saugroboter oder Roboter-Rasenm\u00e4her denkbar. F\u00fcr Bildverarbeitungssysteme jeglicher Art sind FPGAs ein g\u00e4ngiges Werkzeug, um Sensor und Timing zu steuern, Bilddaten vorzuverarbeiten und f\u00fcr die markt\u00fcblichen Kameraschnittstellen aufzubereiten. FPGA-Bl\u00f6cke und SoC (Systems on Chip) von Ger\u00e4teherstellern sind skalierbare industrielle Edge-to-Cloud-IoT-Plattformen, und die Produkthersteller verf\u00fcgen so \u00fcber intelligente, adaptive Hilfsmittel f\u00fcr die Verbindung zwischen Chip und L\u00f6sung. Der FPGA-Ansatz erlaubt eine kompakte, leistungsf\u00e4hige und zugleich eingebettete Machine Vision. Fortschritte beim Integrationsgrad, bei der Intelligenz und Leistung sowie hinsichtlich der Watt-Zahlen maximieren die Funktionen und minimieren den Stromverbrauch und Platzbedarf.<\/p>\n

Auf der einen Seite stehen Vision-Entwickler und OEMs, die schnelle Sensoren kaufen, auf der anderen Seite FPGAs als intelligente Werkzeuge\u00a0– und diese beiden Bausteine gilt es zu verbinden. Um die neuen Bildsensoren mit einer leistungsf\u00e4higen Onboard-Verarbeitung zu kombinieren, sind f\u00fcr die FPGAs Spezialkenntnisse und erfahrene Entwickler vonn\u00f6ten. Dar\u00fcber hinaus bedeutet die komplexere SLVS-EC-Schnittstelle aufgrund der erforderlichen Byte-zu-Pixel-Konvertierung und korrekten Transceiver-Konfiguration einen h\u00f6heren Aufwand und einen gr\u00f6\u00dferen Overhead f\u00fcr die allgemeine Sensorimplementierung. Die meisten Vision-Ingenieure m\u00f6chten oder m\u00fcssen jedoch hoch effizient arbeiten, sich auf ihre Core-Spezialisierung oder ihre USP-Anwendung fokussieren und die Entwicklungszyklen kurzhalten. Um diese Ziele zu erreichen, stehen ihnen hilfreiche Entwicklungswerkzeuge und SDKs zur Verf\u00fcgung.<\/p>\n

Wie dedizierte IP-Cores Sensoren mit FPGAs verbinden<\/h3>\n

Spezielle IP-Cores haben die Aufgabe, die Signalumwandlung innerhalb des FPGA oder SoC zu \u00fcbernehmen, indem sie die Sensordaten auf einer einfachen, gut dokumentierten Schnittstelle empfangen und so die Zeit bis zur Markteinf\u00fchrung verk\u00fcrzen, indem sie einen vorentwickelten Logikblock bereitstellen. Der von FRAMOS entwickelte SLVS-EC RX IP Core f\u00fcr Xilinx-FPGAs und SoCs stellt eine bekannte und bew\u00e4hrte Implementierung von SLVS-EC als Sonys bevorzugter Schnittstelle f\u00fcr deren moderne Bildsensoren dar.<\/p>\n

\"SLVS-EC\"\/
<\/em><\/p>\n

Abbildung\u00a01: Wie der SLVS-EC IP-Core die Verbindung zwischen Sensor und FPGA erleichtert <\/em><\/p>\n

Als On-Chip-Funktionsblock verbindet der IP Core die FPGA-Logik mit dem Datenstrom des Bildsensors, nimmt die Schnittstellendaten an und verwaltet die Byte-zu-Pixel-Konvertierung f\u00fcr alle verf\u00fcgbaren Lane-Konfigurationen. Er bereitet damit einen optimalen und effizienten Verarbeitungsablauf auf dem FPGA vor. Die Software unterst\u00fctzt SLVS-EC v1.2 mit 1, 2, 4 oder 8 vom Nutzer konfigurierbaren Lanes und liefert Pixelformate zwischen 8 und 14\u00a0Bit als Rohdaten. Der IP Core unterst\u00fctzt dynamische Modus\u00e4nderungen sowie eine AXI4-Kommunikations- und \u00e2\u20ac\u2018Control-Schnittstelle. Durch die Verringerung des Risikos w\u00e4hrend der Sensor-Implementierung wird auch der Entwicklungsaufwand betr\u00e4chtlich reduziert und die Entwicklung selbst wird beschleunigt.<\/p>\n

\n

Simon Che\u2019Rose, Entwicklungsleiter bei FRAMOS, sieht viele Vorteile f\u00fcr Systementwickler: \u00e2\u20ac\u017eJeder Kunde, der SONY-Bildsensoren f\u00fcr Hochgeschwindigkeitsanwendungen oder Embedded-Vision-L\u00f6sungen verwendet, profitiert von der SLVS-EC-Schnittstelle und ihren einzigartigen Funktionen. Unser RX IP Core f\u00fcr Xilinx-FPGAs vereinfacht in Kombination mit dem umfassend dokumentierten EVB-Kit die Integration und Systementwicklung und f\u00fchrt zu einer schnelleren Markteinf\u00fchrung f\u00fcr Kundenanwendungen, die SLVS-EC nutzen.\u201c<\/p>\n<\/blockquote>\n

In Zeiten der Digitalisierung ist es unabdingbar die Entwicklung und Integration in Sieben-Meilen-Stiefeln voranzutreiben, gerade angesichts volatiler, schnell wachsender Unternehmen und M\u00e4rkte, in denen immer mehr Bildverarbeitungstechnologien eingesetzt werden. Implementierungsbereite IPC Cores, die Vision-Ingenieure bei der Erreichung ihrer Ziele unterst\u00fctzen, werden als umfangreiche Pakete angeboten, die Konstruktionsdateien, eine Simulationsumgebung (z.\u00a0B. ModelSim) und dedizierte, als Referenz dienende Implementierungsbeispiele umfassen. Das dazugeh\u00f6rige EVB-Kit bietet Beispiele und Designs, die beim Implementieren und Testen eines SLVS-EC-basierten Sensors unterst\u00fctzen (einschlie\u00dflich der Hard- und Softwareumgebung), sowie dokumentierte Implementierungsbeispiele mit Quellcodes. Ein derartiges Paket dient als umfassende Basis f\u00fcr einen Bildsensor, der den SLVS-EC RX IP-Core integriert.<\/p>\n

\"SLVS-EC_28L3Ghy6xWh6h9\"\/Abbildung\u00a02: Schema eines Kameradesigns mit einem Sensorauswertungs-Erweiterungspaket f\u00fcr Xilinx UltraSCALE+ Evaluation-Boards<\/em><\/em><\/p>\n

Innovation durch vorentwickelte Expertenl\u00f6sung<\/h3>\n

Moderne IP Cores kombinieren die erfolgreichsten und zuverl\u00e4ssigsten Sensoren und FPGAs, um so hochaufl\u00f6sende Hochgeschwindigkeitsanwendungen zu konzipieren, die sogar \u00fcber Onboard-Intelligenz verf\u00fcgen. Maschinenbauer, OEMs und Kamerahersteller im Segment der Embedded Vision und in der klassischen Machine Vision profitieren von einem nahtlosen Upgrade auf neue Technologien und leistungsst\u00e4rkere L\u00f6sungen, um Innovationen voranzutreiben. Die Verwendung des SLVS-EC RX IP Core f\u00fcr die Embedded-Vision-Entwicklung hilft, Ressourcen- oder Kapazit\u00e4tsprobleme zu vermeiden. Sie steigert die Zuverl\u00e4ssigkeit der Planung, indem die Einhaltung von Zeit- und Kostenvorgaben sowie die technischen Anforderungen unterst\u00fctzt werden. F\u00fcr die Herausforderungen der Entwickler wird so eine funktionale L\u00f6sung bereitgestellt, w\u00e4hrend gleichzeitig der Aufwand reduziert wird.<\/p>\n

\"SLVS-EC-Webinar\"\/<\/a><\/p>\n

\u00a0<\/p>\n","protected":false},"excerpt":{"rendered":"

Der sofort integrierbare FRAMOS Processing Block f\u00fcr Sony’s CMOS Global-Shutter-Bildsensoren der 3. Generation mit SLVS-EC-Schnittstelle unterst\u00fctzt eine verk\u00fcrzte Time-to-Market und verbesserte Performances f\u00fcr die Vision-Entwicklung mit FPGAs von Xilinx.<\/p>\n","protected":false},"author":6,"featured_media":892,"comment_status":"closed","ping_status":"closed","template":"","format":"standard","meta":{"_acf_changed":false,"inline_featured_image":false},"article-category":[],"article-tag":[],"class_list":["post-887","articles","type-articles","status-publish","format-standard","has-post-thumbnail","hentry"],"acf":[],"_links":{"self":[{"href":"https:\/\/framos.com\/de\/wp-json\/wp\/v2\/articles\/887","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/framos.com\/de\/wp-json\/wp\/v2\/articles"}],"about":[{"href":"https:\/\/framos.com\/de\/wp-json\/wp\/v2\/types\/articles"}],"author":[{"embeddable":true,"href":"https:\/\/framos.com\/de\/wp-json\/wp\/v2\/users\/6"}],"replies":[{"embeddable":true,"href":"https:\/\/framos.com\/de\/wp-json\/wp\/v2\/comments?post=887"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/framos.com\/de\/wp-json\/wp\/v2\/media\/892"}],"wp:attachment":[{"href":"https:\/\/framos.com\/de\/wp-json\/wp\/v2\/media?parent=887"}],"wp:term":[{"taxonomy":"article-category","embeddable":true,"href":"https:\/\/framos.com\/de\/wp-json\/wp\/v2\/article-category?post=887"},{"taxonomy":"article-tag","embeddable":true,"href":"https:\/\/framos.com\/de\/wp-json\/wp\/v2\/article-tag?post=887"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}